Inyección de fallas en procesadores RISC-V para caracterizar nodos DTN
Tesis (Lic. en Ciencias de la Computación)--Universidad Nacional de Córdoba, Facultad de Matemática, Astronomía, Física y Computación, 2023.
Enregistré dans:
| Auteur principal: | |
|---|---|
| Autres auteurs: | |
| Format: | bachelorThesis biblioteca |
| Langue: | spa |
| Publié: |
2023-09
|
| Sujets: | Organización de sistemas informáticos, Redes tolerantes a demoras, Pruebas de hardware, Computer systems organization, Delay tolerant networks, Reduced instruction set computing, RISC-V, Instruction set architecture, Hardware testing, Fault injection, |
| Accès en ligne: | http://hdl.handle.net/11086/551186 |
| Tags: |
Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!
|