Implementación de Filtros Digitales Tipo FIR en FPGA

Implementación de Filtros Digitales Tipo FIR en FPGA

En este artículo se hace la descripción del diseño de un filtro digital tipo FIR con ocho bits de ancho de datos. Este sistema ha sido implementado en un FPGA (SPARTAN 3E de XILINX) y posee un software que realiza el cálculo de los coeficientes del filtro y la reconfiguración del hardware. Las pruebas se realizaron usando el programa MATHLAB para verificar su funcionamiento.

Saved in:
Bibliographic Details
Main Authors: Álvarez Cedillo,Jesús Antonio, Lindig Bos,Klauss Michael, Martínez Romero,Gustavo
Format: Digital revista
Language:Spanish / Castilian
Published: Instituto Politécnico Nacional, Centro de Innovación y Desarrollo Tecnológico en Cómputo 2008
Online Access:http://www.scielo.org.mx/scielo.php?script=sci_arttext&pid=S1870-90442008000100012
Tags: Add Tag
No Tags, Be the first to tag this record!
id oai:scielo:S1870-90442008000100012
record_format ojs
spelling oai:scielo:S1870-904420080001000122013-08-21Implementación de Filtros Digitales Tipo FIR en FPGAÁlvarez Cedillo,Jesús AntonioLindig Bos,Klauss MichaelMartínez Romero,Gustavo Filtros digitales tratamiento digital de señales FPGA VHDL FIR En este artículo se hace la descripción del diseño de un filtro digital tipo FIR con ocho bits de ancho de datos. Este sistema ha sido implementado en un FPGA (SPARTAN 3E de XILINX) y posee un software que realiza el cálculo de los coeficientes del filtro y la reconfiguración del hardware. Las pruebas se realizaron usando el programa MATHLAB para verificar su funcionamiento.info:eu-repo/semantics/openAccessInstituto Politécnico Nacional, Centro de Innovación y Desarrollo Tecnológico en CómputoPolibits n.37 20082008-06-01info:eu-repo/semantics/articletext/htmlhttp://www.scielo.org.mx/scielo.php?script=sci_arttext&pid=S1870-90442008000100012es
institution SCIELO
collection OJS
country México
countrycode MX
component Revista
access En linea
databasecode rev-scielo-mx
tag revista
region America del Norte
libraryname SciELO
language Spanish / Castilian
format Digital
author Álvarez Cedillo,Jesús Antonio
Lindig Bos,Klauss Michael
Martínez Romero,Gustavo
spellingShingle Álvarez Cedillo,Jesús Antonio
Lindig Bos,Klauss Michael
Martínez Romero,Gustavo
Implementación de Filtros Digitales Tipo FIR en FPGA
author_facet Álvarez Cedillo,Jesús Antonio
Lindig Bos,Klauss Michael
Martínez Romero,Gustavo
author_sort Álvarez Cedillo,Jesús Antonio
title Implementación de Filtros Digitales Tipo FIR en FPGA
title_short Implementación de Filtros Digitales Tipo FIR en FPGA
title_full Implementación de Filtros Digitales Tipo FIR en FPGA
title_fullStr Implementación de Filtros Digitales Tipo FIR en FPGA
title_full_unstemmed Implementación de Filtros Digitales Tipo FIR en FPGA
title_sort implementación de filtros digitales tipo fir en fpga
description En este artículo se hace la descripción del diseño de un filtro digital tipo FIR con ocho bits de ancho de datos. Este sistema ha sido implementado en un FPGA (SPARTAN 3E de XILINX) y posee un software que realiza el cálculo de los coeficientes del filtro y la reconfiguración del hardware. Las pruebas se realizaron usando el programa MATHLAB para verificar su funcionamiento.
publisher Instituto Politécnico Nacional, Centro de Innovación y Desarrollo Tecnológico en Cómputo
publishDate 2008
url http://www.scielo.org.mx/scielo.php?script=sci_arttext&pid=S1870-90442008000100012
work_keys_str_mv AT alvarezcedillojesusantonio implementaciondefiltrosdigitalestipofirenfpga
AT lindigbosklaussmichael implementaciondefiltrosdigitalestipofirenfpga
AT martinezromerogustavo implementaciondefiltrosdigitalestipofirenfpga
_version_ 1756229541480628224

Similar Items