Inyección de fallas en procesadores RISC-V para caracterizar nodos DTN
Tesis (Lic. en Ciencias de la Computación)--Universidad Nacional de Córdoba, Facultad de Matemática, Astronomía, Física y Computación, 2023.
Guardado en:
| Autor principal: | |
|---|---|
| Otros Autores: | |
| Formato: | bachelorThesis biblioteca |
| Idioma: | spa |
| Publicado: |
2023-09
|
| Materias: | Organización de sistemas informáticos, Redes tolerantes a demoras, Pruebas de hardware, Computer systems organization, Delay tolerant networks, Reduced instruction set computing, RISC-V, Instruction set architecture, Hardware testing, Fault injection, |
| Acceso en línea: | http://hdl.handle.net/11086/551186 |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|